

สารบัญภาพ

	หน้าที่
รูปที่ 2.1 การทำงานของคำสั่งแบบธรรมดา	5
รูปที่ 2.2 การทำงานของคำสั่งเมื่อใช้เทคนิคไปป์ไลน์	5
รูปที่ 2.3 โครงสร้างทางฮาร์ดแวร์ของซีพียูที่ใช้เทคนิคไปป์ไลน์	6
รูปที่ 2.4 การทำงานของซีพียูที่ไม่มีการทำไปป์ไลน์	6
รูปที่ 2.5 การทำงานของซีพียูที่มีการทำไปป์ไลน์ 2 สเตจ	7
รูปที่ 2.6 การทำงานของซีพียูที่มีการทำไปป์ไลน์ 4 สเตจ	8
รูปที่ 2.7 การทำงานของซีพียูสูญเสียไปเนื่องจากเกิดการกระโดด	9
รูปที่ 2.8 การใช้งานตัวจัดลำดับคำสั่งในการแก้ปัญหการกระโดดแบบไม่มีเงื่อนไข	10
รูปที่ 2.9 การแก้ไขโปรแกรมเพื่อรองรับการทำงานของ Branch Delay Slot	10
รูปที่ 2.10 การทำงานของ Branch Delay Slot	11
รูปที่ 2.11 สเตจโคอะแกรมในการทำนายการกระโดด	13
รูปที่ 2.12 การหยุดรอเมื่อเกิดการขึ้นต่อกันของข้อมูล	14
รูปที่ 2.13 การแก้ปัญหา RAW ด้วยการเติมคำสั่งNOP	14
รูปที่ 2.14 การแก้ปัญหา RAW ด้วยการทำฟอร์เวิร์ดโอเพอร์เรนด	15
รูปที่ 3.1 สิ่งต่างๆ ที่สามารถอธิบายด้วยวีเอชดีแอลได้	20
รูปที่ 3.2 การแบ่งย่อยในระดับของการออกแบบฮาร์ดแวร์	21
รูปที่ 3.3 โมดูลของฮาร์ดแวร์ที่ได้จากการสร้างบล็อกโครงสร้างของวีเอชดีแอล	22
รูปที่ 3.4 การแบ่งลำดับชั้นของการอธิบายตัวเลื่อนข้อมูลโดยใช้วีเอชดีแอล	23
รูปที่ 3.5 การมองการทำงานแต่ละส่วนของในการอธิบายหน่วยความจำรวม	24
รูปที่ 3.6 การซ่อนรายละเอียดที่ไม่สำคัญของระดับเนนด์เกท	25
รูปที่ 3.7 ความสัมพันธ์ของขนาดและความเร็วของวงจรจากการสังเคราะห์	27
รูปที่ 3.8 Flow Chart แสดงขั้นตอนในการออกแบบระบบด้วยภาษาวีเอชดีแอล	29
รูปที่ 4.1 โครงสร้างของไมโครคอนโทรลเลอร์ที่ทำการออกแบบ	34
รูปที่ 4.2 Finite State Machine ของInstruction Decoder	36
รูปที่ 4.3 เส้นทางหลักของข้อมูลในสเตจการอ่านคำสั่ง	37
รูปที่ 4.4 เส้นทางหลักของข้อมูลในสเตจการอ่านคำสั่ง	39
รูปที่ 4.5 เส้นทางหลักของข้อมูลในสเตจการทำคำสั่ง	40
รูปที่ 4.6 เส้นทางหลักของข้อมูลในสเตจการเขียนผลลัพธ์	41
รูปที่ 4.7 หน่วยความจำแบบDual -Port	43
รูปที่ 5.1 วงจรสเตจการอ่านคำสั่ง	45

รูปที่ 5.2 วงจรแสดงการถอดรหัสคำสั่ง	46
รูปที่ 5.3 วงจรแสดงการทำคำสั่ง	48
รูปที่ 5.4 วงจรแสดงการเขียนผลลัพธ์	49
รูปที่ 5.5 วงจรของคอลโทรลยูนิต	50
รูปที่ 5.6 วงจรของหน่วยความจำข้อมูล	51
รูปที่ 5.7 วงจรของหน่วยความจำโปรแกรม	52
รูปที่ 5.8 วงจรรวมทั้งหมด	43
รูปที่ 6.1 การทดสอบการทำงานของ ALU	55
รูปที่ 6.2 การทดสอบการทำงานของสแต็กการอ่านคำสั่ง	56
รูปที่ 6.3 ขั้นตอนการสร้างรอมภายในที่ใช้ทดสอบ	58
รูปที่ 6.4 คำสั่งของรอมภายในตัวที่ 1	60
รูปที่ 6.5 ผลการจำลองการทำงานของรอมภายในตัวที่ 1	60
รูปที่ 6.6 คำสั่งของรอมภายในตัวที่ 2	61
รูปที่ 6.7 ผลการจำลองการทำงานของรอมภายในตัวที่ 2	61
รูปที่ 6.8 คำสั่งของรอมภายในตัวที่ 3	62
รูปที่ 6.9 ผลการจำลองการทำงานของรอมภายในตัวที่ 3	62
รูปที่ 6.10 คำสั่งของรอมภายในตัวที่ 4	63
รูปที่ 6.11 ผลการจำลองการทำงานของรอมภายในตัวที่ 4	63
รูปที่ 6.12 คำสั่งของรอมภายในตัวที่ 5	64
รูปที่ 6.13 ผลการจำลองการทำงานของรอมภายในตัวที่ 5	64
รูปที่ 6.14 คำสั่งของรอมภายในตัวที่ 6	65
รูปที่ 6.15 ผลการจำลองการทำงานของรอมภายในตัวที่ 6	66
รูปที่ 6.16 คำสั่งของรอมภายในตัวที่ 7	66
รูปที่ 6.17 ผลการจำลองการทำงานของรอมภายในตัวที่ 7	67
รูปที่ 6.18 คำสั่งของรอมภายในตัวที่ 8	68
รูปที่ 6.19 ผลการจำลองการทำงานของรอมภายในตัวที่ 8	68
รูปที่ 6.20 คำสั่งของรอมภายในตัวที่ 9	69
รูปที่ 6.21 ผลการจำลองการทำงานของรอมภายในตัวที่ 9	69
รูปที่ 6.22 คำสั่งของรอมภายในตัวที่ 10	70
รูปที่ 6.23 ผลการจำลองการทำงานของรอมภายในตัวที่ 10	70
รูปที่ 6.24 คำสั่งของรอมภายในตัวที่ 11	71
รูปที่ 6.25 ผลการจำลองการทำงานของรอมภายในตัวที่ 11 ส่วนที่หนึ่ง	71
รูปที่ 6.26 ผลการจำลองการทำงานของรอมภายในตัวที่ 11 ส่วนที่สอง	72
รูปที่ 6.27 คำสั่งของรอมภายในตัวที่ 12	72

รูปที่ 6.28 ผลการจำลองการทำงานของรอมภายในตัวที่ 12	73
รูปที่ 6.29 คำสั่งของรอมภายในตัวที่ 13	73
รูปที่ 6.30 ผลการจำลองการทำงานของรอมภายในตัวที่ 13 ส่วนที่หนึ่ง	74
รูปที่ 6.31 ผลการจำลองการทำงานของรอมภายในตัวที่ 13 ส่วนที่สอง	74
รูปที่ 6.32 คำสั่งของรอมภายในตัวที่ 14	75
รูปที่ 6.33 ผลการจำลองการทำงานของรอมภายในตัวที่ 14	75
รูปที่ 6.34 คำสั่งของรอมภายในตัวที่ 15	76
รูปที่ 6.35 ผลการจำลองการทำงานของรอมภายในตัวที่ 15	76
รูปที่ 6.36 การทำงานของโปรแกรมที่บันทึกลงบนเอฟพีจีเอ	79
รูปที่ ก.1 แสดงบล็อกไดอะแกรมของไมโครคอนโทรลเลอร์ 8051	84
รูปที่ ก.2 หน่วยความจำที่อ้างข้อมูลแบบบิตได้	85
รูปที่ ก.3 ตำแหน่งรีจิสเตอร์ภายในPSW	86
รูปที่ ก.4 โครงสร้างการทำงานภายในของแต่ละบิตของพอร์ต	88